10.1步/ Flooplan编辑器-使用多个非矩形区域组恶化PAR和定时结果-Xilinx-AMD论坛-FPGA CPLD-ChipDebug