在设计中,组件放置在它们的区域组之外。-Xilinx-AMD社区-FPGA CPLD-ChipDebug

在设计中,组件放置在它们的区域组之外。

描述

当使用切片位置指定区域组时,包含在给定区域组中的组件立即放置在区域组之外。

解决方案

这个问题是因为在CLB内的切片排序中出现的差异,在用于指定区域组范围的Lattice系统和被砂矿实际使用的Lattice系统之间。

如果沿CLB边界指定区域组范围约束,则不会发生Lattice系统之间的这种差异。

请登录后发表评论

    没有回复内容