7.1i ISE仿真器(ISIM)-我如何使用波形编辑器(本彻)的设计与差分时钟?-Xilinx-AMD社区-FPGA CPLD-ChipDebug

7.1i ISE仿真器(ISIM)-我如何使用波形编辑器(本彻)的设计与差分时钟?

描述

关键词:HDLBeNeCHER,测试平台,BUFGDS,输入,倍数

波形编辑器不检测时钟引脚是否是差分对的一部分。如何使用波形编辑器为包含差分时钟输入的设计创建测试台?

解决方案

在一个理想的仿真中,你应该能够选择P侧输入并且忽略N侧(或者N侧自动添加为P侧的倒数)。目前,波形编辑器将所有输入引脚设置为初始值。随着输入时钟的P侧在给定频率下切换,并且时钟的N侧设置为高或低值,设计不识别仿真器中的时钟。

为了解决这个问题,切换差分时钟的P和N两个边:
当您首次创建测试台波形时,使用“多时钟”选项。
-选择P和N侧时钟信号作为时钟。
-将所有适用的输入和输出信号与P侧时钟信号相关联。
-设置P侧的高时间以匹配N侧的低时间(反之亦然),并且通过P侧低时间的长度来抵消N侧。

请登录后发表评论

    没有回复内容