5.1i项目导航器-“保留层次结构”属性对NGD2VER或NGD2VHDL进程没有影响-Xilinx-AMD社区-FPGA CPLD-ChipDebug

5.1i项目导航器-“保留层次结构”属性对NGD2VER或NGD2VHDL进程没有影响

描述

一般描述:

“生成位置和路径仿真模型”属性窗口中的“保留层次结构”选项似乎没有任何效果。虽然选择了该选项,但NETLIST仍然发出以下消息:

“设计不包含具有KeePieSealm属性的层次块。层次结构将不被保留。

当我检查命令行日志时,NETLIST命令行不包含“-R”选项。

这对于下列过程是正确的:

生成位置和路径仿真模型

生成邮政映射仿真模型

生成翻译后仿真模型

解决方案

在5.1i软件中,保存层次结构不是基于“-R”开关的使用,而是基于设计中的KeePieSealy属性的存在。因此,NGD2VER/NGD2VHDL对层次结构的保存是基于设计内容(数据驱动)的。下面列出了预期的行为。

1。如果设计包含KeePixSimple约束:

来自NETLIST写入器的输出网表保留包含KeePieStase约束的块的层次结构,其余的设计被夷平。如果GUI“保留层次结构”开关设置为FALSE,则设计被夷平并发出警告消息。如果“保留层次结构”设置为false,则使用“-fn”开关(NGD2VER、NGD2VHDL)或“-N”开关(NGD2EDIF)。

2。如果设计不包含KeePixSimple约束:

VHDL和Verilog NETLIST是扁平的,但是EDF网表不是。(这与4.2i软件中的默认行为一致)。在这种情况下,GUI“保留层次结构”的切换从“假”到“真”没有任何效果。

如果希望通过Xilinx实现工具(NGDBuild、MAP等)和生成的仿真网表保存层次结构,则必须在设计中使用KeePiaSealy属性。

请登录后发表评论

    没有回复内容