LogICORSPI4.2（POSS-PHYL4）V5.0 – RSClk相对于RSTAT偏移，RSClkPhase控制信号被忽略。

描述

一般描述：

在V5.0 PL4内核中，RSLCK阶段静态配置信号设置RSClk和RSTAT之间的关系。然而，这在所有条件下都不工作，并且RSCLK可以移位90或甚至180度，而不管RSLCK相位设置。

这个问题的发生取决于何时释放SNKEN——RSClk和RSTAT之间的关系取决于SnkEn所断言的时间。这会导致RSClk和RSTAT之间的相位关系是不可预知的，而不管您选择的RSLKK阶段或RSLKDIV值如何。

解决方案

这个问题固定在SPI4.2（POSS-PHY 4级）核心V5.1和以后。