包装FPGA / CPLD/PROM -干烘烤循环:是否有最大数量的干烘烤周期,可在125摄氏度?-Xilinx-AMD社区-FPGA CPLD-ChipDebug

包装FPGA / CPLD/PROM -干烘烤循环:是否有最大数量的干烘烤周期,可在125摄氏度?

描述

一般描述:

Xilinx推荐在125℃下干烘烤周期的数量是多少?

解决方案

Xilinx建议,除了Xilinx倒装芯片以外的包装件烘焙不超过两次。倒装芯片组装后可烘烤三次。

注意:Xilinx倒装芯片包仍在发展,进一步测试可能会改变这个限制。

请登录后发表评论

    没有回复内容