63I模块化设计-伪TBUFS的放置导致“错误:布局:156”-Xilinx-AMD社区-FPGA CPLD-ChipDebug

63I模块化设计-伪TBUFS的放置导致“错误:布局:156”

描述

一般描述:

当我在我的设计中放置伪TBUFF后运行PAR,出现以下错误:

“错误:布局:156 -下面列出的TBUF组件驱动相同的TBUF信号,物理上有冲突:

TBUF U1/QY1(0)(0, 0)由语句约束:COMPGRP“AGUU1.TBUF”定位=站点“TBufxx0y47:TBufxx2y38”级4;

TBUF UN6YQ1(0)(3, 0)放置在由语句约束的站点TBUFFX6Y41:COMP“UN6YQ1(0)”定位=站点“TBufxx6Y41”级1;

因为dummy TBUFs应该放置在模块区域组之外,所以这种放置冲突的原因尚不清楚。

解决方案

当TBUFs没有正确执行时,会发生此错误。有关TBUFS的正确实现的信息,请参见(赛灵思解答12437).

请登录后发表评论

    没有回复内容