3.1 EDK -当DCR接口启用时,OPb2PLBJBIGH的DCRI总线连接到GND。-Xilinx-AMD社区-FPGA CPLD-ChipDebug

3.1 EDK -当DCR接口启用时,OPb2PLBJBIGH的DCRI总线连接到GND。

描述

关键词:DCR、OPb2PLB桥、EDK、平台生成器、PlatGen

紧迫性:标准

一般描述:
当DCR接口被启用时,平台生成器将OPB2PLBJ桥的DCRYDBUS连接到GND(CopopbGeReGiTimFC=0)。这打破了DCR DBUS菊花链,导致不正确的设计。

解决方案

这个问题是固定在最新的3.1 EDK服务包,可在:
HTTP://www. xLimx.COM/ISE/嵌入式/Edk.HTM

包含修复的第一服务包是EDK 3.1服务包2。

OPb2PLBJ桥的MPD是不正确的。DCRYDBUS端口被分配给不正确的默认连接器。

它目前被指定为:

端口DCRYDBUS=DCRYDBUS,DIR=I,VEC=〔0:CyDCRYDWITHES-1〕,总线=SDCR

应分配如下:

端口DCRYDBUS=DCRYSLIdBUS,DRR=I,VEC=〔0:CydCrdDWITHES-1〕,总线=SDCR

您可以对位于以下目录中的OPB2PLBJBReGeGeV2O00.0.MPD文件进行此更改:

EDK\HW\COREGEN\IP xilinx\pCys\COM\Xilinx\IP2处理器\ OPB2PLBIGRIGEVIV1YOXA A数据

请登录后发表评论

    没有回复内容