5.1ISP2时序仿真，NGDAnno，ViTEX-E时序仿真在TrCE报告的最大时钟频率超过时不会失败。

描述

关键词：定时、仿真、NGANDNO、SDF、VITEX-E、时钟、偏斜、设置、最大、频率

紧迫性：标准

一般描述：
在某些情况下，SDF中的时钟延迟与TRCE报告的延迟不匹配。TrCE和NGANDNO如何使用速度文件，导致在两个寄存器之间增加一个大的正时钟偏移。这使得仿真比TrCE更加乐观，这使得仿真能够以比TRCE报告更高的时钟频率运行。

TrCE目前没有报告正时钟偏斜，所以仿真总是比TrCE报告稍微乐观一点，但是这种差异使得仿真更加乐观。正时钟歪斜可以高达500 ps。

解决方案

这个问题在最新的5.1i服务包中是固定的：
HTTP://Spop.xILIX.COM/Sputp/TekSuff/SWI更新
包含修复的第一服务包是5.1i服务包3。

在仿真网表中仍然会出现一定量的正时钟偏差，但它应该是100 ps的顺序，因为它在器件内部。