在PCI Express设计中,是否应该使用技术注释1124(TN1124)中的LaTeCeCp2/m SerDES重置顺序代替4毫秒延迟?-Lattice-莱迪斯社区-FPGA CPLD-ChipDebug

在PCI Express设计中,是否应该使用技术注释1124(TN1124)中的LaTeCeCp2/m SerDES重置顺序代替4毫秒延迟?

您应该使用在TN 1124中推荐的LATECIECP2/M SerDes复位序列,而不是PCI Express设计的4毫秒延迟。为了更好地匹配硬件并有助于提高链路可靠性,复位序列在“SerDES/PC复位”部分中描述。LaTiCeCp2/m Serds/PCS使用指南.

格式化PCI Express IP核的版本5用TN 1124中推荐的SerDES复位序列替换4毫秒延迟。除了其他好处之外,用户不必手动加入重置序列。

请登录后发表评论

    没有回复内容