LogICOR SPI4.2（POSS-PHY L4）- PL4 V3.x所有已知问题的列表

描述

一般描述：

该应答记录包含SPI4.2 PL4的所有已知问题的列表，也称为POS- PHY级别4（PL4）v3.x。

解决方案

1。当使用PL4内核的Verilog演示测试平台运行定时仿真时，一些仿真器（如Verilog XL）将显示不正确的输出。仿真器没有报告错误，但显示的输出不正确。

请看（赛灵思解答11560）.

2。当使用PL4内核的VHDL演示测试平台运行定时仿真时，仿真不起作用。

请看（赛灵思解答12422）.

三。PL4时钟需要十二个时钟缓冲器：六个时钟和六个额外的时钟输入（SRCFFWCK、SNKFFRCK、RCALLK、TCALCK、TSTATCK和RSTATCK）。建议用什么方法来减少时钟缓冲器的使用？

请看（赛灵思解答12514）.

4。POS PHY L4- PL4核心的接收器侧不在给定的数据表速度下操作，否则需要相位偏移设置与64默认值显著不同以以速度运行。

请看（赛灵思解答12907）.