3.1/3.2 EDK:我指定一个全局端口的Little Endian符号,但是在VHDL中,这变成了大的Endiad符号。-Xilinx-AMD社区-FPGA CPLD-ChipDebug

3.1/3.2 EDK:我指定一个全局端口的Little Endian符号,但是在VHDL中,这变成了大的Endiad符号。

描述

一般描述:

我在一个MHS文件中指定全局端口(MyPART[X:0)],要么通过直接编辑XPS中的MHS文件,要么使用系统设置对话框。如果我运行PATGEN或“生成NETLIST”过程,全局端口使用SythyStuff.VHD和Syt.VHD文件中的大Endiad格式(MyPART〔0:X〕)。

解决方案

为了解决这个问题,请编辑StimeStU.VHD和Stase.VHD文件,以便以期望的格式指定全局端口。

请登录后发表评论

    没有回复内容