DSP的系统生成器——当我重新打开我的项目时,为什么我会为一些可选的端口断开端口或电线,比如启用或复位信号?-Xilinx-AMD社区-FPGA CPLD-ChipDebug

DSP的系统生成器——当我重新打开我的项目时,为什么我会为一些可选的端口断开端口或电线,比如启用或复位信号?

描述

一般描述:

通常,当我重新打开一个项目时,一些可选的端口,如启用或复位信号,被断开。当我试图仿真我的设计时,这会导致SIMULINK出错。在仿真之前,我需要重新连接信号。问题是一致的,所以即使在重新连接信号并保存项目之后,问题仍然在发生。γ

我能做些什么来解决这个问题?

解决方案

你可以做一些事情来缓解这个问题。

最常见的问题涉及在设计中使用的变量初始化,例如内存块深度或块的采样时间。有时是具有变量的块具有端口连接问题,有时它是连接到未配置块的上游块。

解决这个问题有两种方法:

1。将预加载函数添加到模型中。这是一个M脚本,它确保变量在模型打开之前被初始化。有关更多信息,请参见(赛灵思解答13233)

2。将该块置于蒙面子系统中,然后将值输入掩蔽子系统。

如果您正在更新工具的版本,则可能需要执行下列操作之一:

-删除该块并用类似的块从库中替换它。

-还可以从库中解锁一个块,检查您将使用的可选端口,然后再将其转储到库。这将设置该块的默认值,以在从库中提取块时打开可选端口。

请登录后发表评论

    没有回复内容