7.1i PAR /跟踪LogICORPCI-“警告:定时:2666 -约束忽略:TSYADSYSTATUCT= MASTORD从时间GRP”PCIYPADSD D“到时间GRP”慢波“4.350 ns”-Xilinx-AMD社区-FPGA CPLD-ChipDebug

7.1i PAR /跟踪LogICORPCI-“警告:定时:2666 -约束忽略:TSYADSYSTATUCT= MASTORD从时间GRP”PCIYPADSD D“到时间GRP”慢波“4.350 ns”

描述

一般描述:

当我通过PAR或跟踪运行PCI核心时,显示与下面类似的警告:

“警告:计时:2666个约束忽略:TSYADSSIGET=

从TimeGRP“PCIL PADSDSD”到“时间慢”4.350 ns的“时间延迟”;

“警告:时间:2666个约束忽略:TSH PAFSGET= =

从TimeGRP“PCIL PADSsP P”到TimeGRP“FASTHFFS”4.350 ns的最大延迟;

“警告:计时:2666个约束忽略:TSGNGFX设置=

从TimeGRP“PCIUPADSYG”到时间GRP“FASTHFFS”6.350 ns的最大延迟;

“警告:计时:2666个约束忽略:TSYCNFKCKOUT=

从TimeGRP“FASTHFFS”到TimeGRP“PCIL PADSSEC C”4.300 ns;

“警告:计时:忽略2666约束:TSGNGFFCKOUT=

从TimeGRP“FASTHFFS”到TimeGRP“PCIL PADSsG”4.300 ns的最大延迟;

“警告:计时:忽略2666个约束:TSGNGSSKCUOUT =

最大延迟从时间GRP“慢”到时间GRP“PCIL PADSsG”4.300 ns;

“警告:时间:2666个约束忽略:TSH PAFKCKOUT=

从TimeGRP“FASTHFFS”到TimeGRP“PCIL PADSsP P”4.300 ns;

解决方案

约束以这样的方式表达,使得存在许多“空”约束。这意味着相同的路径被一个以上的约束覆盖,所以一些约束是不必要的。上面的警告可以被安全地忽略。

旧版本的Xilinx实现软件允许这种情况在不发出警告的情况下通过。未来UCF文件将被更新,以消除尽可能多的这些警告。

请登录后发表评论

    没有回复内容