该
设计规划师
(或者
约束/偏好编辑器
)GAL设备不支持。
引脚分配可以在HDL源代码本身中进行,也可以让软件选择它们。
对于ABEL,在声明引脚时指定引脚编号。
ABEL源引脚分配的示例语法可以在File>中找到。
打开示例。
然后浏览到示例>
SPLD> gal>
mlcount>
mlcount
对于VHDL或Verilog,使用属性“LOC”
以下是VHDL中的示例:
句法
属性LOC:string;
SigName的属性LOC:信号为“P [Pin#]”;
例
属性LOC:string;
out0:signal的属性LOC为“PA3”;
。out1的信息LOC:信号为“PF8 PA2 PB3”;
。应用说明中提供了更多详细信息和示例
。使用ispLEVER软件在莱迪思器件中使用源约束 – AN8068
。。
。我们所有的GAL设备都已过时,不建议用于新的设计和开发。
没有回复内容