描述
一般描述：
当我在ViTEX II器件上运行SPI4.2时，RDCLK DCM失去锁定，或者报告DIP4错误。有些器件（板）不表现出这种行为，而其他人。
DCM的相移范围已被表征为（赛灵思解答16112）但是，这种设计从板上钉钉到不起作用。请看（赛灵思解答16112）更多细节。
注意：此行为仅在使用可变相位偏移模式的DCM的SPI4.2核心的4和5版本中出现。
解决方案
这种行为发生是因为RDCLK信号在DCM上松动锁定。
决议1
用户应该升级到SPI4.2（PL4）5.1或更高版本的核心，因为这种行为不会出现在SPI4.2核心的5.1版本或V5.2版本中。
（注意：SPI 4.2 V5.2要求ISE 5.1.03或更高版本的软件。）
决议2
如果你绝对不能升级到最新版本，你可以使用BITGEN“中心”选项。
例如：
BITGEN—G中心EXX0Y0:0设计
请看（赛灵思解答15130）有关此BITGEN选项的更多信息。
要使用上面的BITGEN选项，必须指定PL4接收器内核正在使用的DCM站点。（上面的例子假定DCM站点X0Y0）。
确定DCM站点在您的设计中使用：
1。在“限制DCMS和相关BuffgMuxs”部分下检查UCF文件。寻找一个实例名称，该实例名称以“p44SNKY-Top0/PL4SnkY-CK0//…/RDCKLY-DCM0”开始。（x x y y）表示DCM站点。
或
2。使用FPGAL编辑器打开路由NCD文件，并定位DCM站点为“PL4SnknOpto0/PL4SnkY-CK0//…/RDCKLY-DCM0”。
注意：您必须使用固定静态对齐，因为不支持自动静态对齐。请看（赛灵思解答12420）对于其他PL4相关的已知问题。
没有回复内容