示意图-启动块上未连接的引脚导致错误:“$/START/START.VHF”,第31行:错误,CLK没有实际或缺省值-Xilinx-AMD社区-FPGA CPLD-ChipDebug

示意图-启动块上未连接的引脚导致错误:“$/START/START.VHF”,第31行:错误,CLK没有实际或缺省值

描述

当我使用VelTEX II启动块与CLK端口未连接时,综合失败,出现以下错误:

“$/START/START.VHF”,第31行:错误,CLK没有实际或缺省值。

解决方案

你可以用两种方法解决这个问题:

1。将默认值(=:‘x’)分配给启动组件端口。

2。将未连接的网络添加到启动块的CLK端口。

-改变“考虑无驱动网”设置在ECS中通过编辑-GT;偏好-gt;检查。将此设置从“错误”更改为“警告”。

请登录后发表评论

    没有回复内容