LogICOR.IP G.709FEC编码器/解码器V2.1(Rev)。1)使用SimopysVCS仿真器进行行为仿真可能会导致错误的结果-Xilinx-AMD社区-FPGA CPLD-ChipDebug

LogICOR.IP G.709FEC编码器/解码器V2.1(Rev)。1)使用SimopysVCS仿真器进行行为仿真可能会导致错误的结果

描述

在VIVADO 2014.1中,对于具有2014.1(H-2013.06SP1)的VCS的内核进行行为仿真将产生不正确的结果。

解决方案

所做的工作是使用较新的版本—VCS I2014.3。

可选地,其他仿真器可以使用,例如VIVADO仿真器,或MODESIM/Questa。

请登录后发表评论

    没有回复内容