在图3-11中,当使用复位序列时,PHY为什么有时不能从复位返回?-Xilinx-AMD社区-FPGA CPLD-ChipDebug

在图3-11中,当使用复位序列时,PHY为什么有时不能从复位返回?

描述

为什么在使用图3-11中的重置顺序时,PHY有时不能从复位返回显示端口产品指南(PG064),2013年12月18日?

解决方案

在报告的情况下,发现为了使PHY可靠地从复位返回,需要以下步骤:

  1. 设置PHYAL RESET寄存器到0x03(复位CPLL和GT RX/TX)。
  2. 设置PHYAL RESET寄存器到0x02(只释放CPLL复位)。
  3. 等待直到所有的通道CPLL都锁定(PythStand寄存器设置为5:4到‘1’)。
  4. 设置PHYSRead寄存器到0x00(所有重置释放=不活动)。
  5. 等待“重置完成”标志已经激活(PHYLSTATION=0XFF)。

这将在下一个版本中更新。LogICOR显示端口产品指南.

请登录后发表评论

    没有回复内容