VIVADO综合-如果在设计中有任何实例化的DCP或OOC模块,则可以看到综合和实现使用报告之间的显著差异。-Xilinx-AMD社区-FPGA CPLD-ChipDebug

VIVADO综合-如果在设计中有任何实例化的DCP或OOC模块,则可以看到综合和实现使用报告之间的显著差异。

描述

如果在设计中存在实例化的DCP或OOC模块,则可以从“报告”窗格打开的综合和实现利用报告之间看到显著的差异。下面是一个例子。

在综合利用报告和实施利用报告中,BRAM的使用不同,如下面的结果所示:

综合利用报告

2。记忆

———-

+—————————————————-+

α~(Ⅱ)的位置型,即可用的UTIL %

+—————————————————-+

块夯瓦(0×0×545×0)

γRAMB36/FIFO*×0×0×545×0

γ-RAMB18α~(0)×0×1090×0

+—————————————————-+

实施利用报告

+——————————————————–+

β~(2+)的位置,即可用的UTIL %

+——————————————————–+

块体Rangule~(128)×0×545×23.48

γRAMB36/FIFO*×128×0×545×23.48

γ-RAMB36E1仅为128μl,α,α,ε,α,α,β,α,α,α,α,α,α,α,α,α,α,α,α,α,α,α,α,α,α,α,α,α,α,α,α,α,α,α,α,α,α,α,α,α,α,α,α,α,α,α,α,α,α,α,α,α,α,α,α,α,α,α,α,α,α,α,α,α,α,α,α,α,α,β,

γ-RAMB18,α~(0)×0×1090×0

+——————————————————–+

为什么会出现这种差异?

解决方案

这是因为综合完成后自动生成的综合利用报告不包括任何实例化DCP或任何OOC模块的资源利用率。

在上面的例子中,当我们打开ViVADO的TCL控制台,在打开综合设计后,我们可以看到正确的编号为128(与实现使用报告中显示的一样)。

参见下面的屏幕捕获:

图片[1]-VIVADO综合-如果在设计中有任何实例化的DCP或OOC模块,则可以看到综合和实现使用报告之间的显著差异。-Xilinx-AMD社区-FPGA CPLD-ChipDebug

当加载综合设计时,它也加载DCP或OOC模块网表,因此值不同。

注:这个问题不会发生在实例化NGC和EDFF中。综合完成后,后综合阶段自动读取NGC和EDFF,然后生成利用率报告。

因此,综合利用报告已经包含了来自NGC和EDFF的资源利用。

请登录后发表评论

    没有回复内容