ViVADO计时——我如何在ViVADO中生成数据表报告?-Xilinx-AMD社区-FPGA CPLD-ChipDebug

ViVADO计时——我如何在ViVADO中生成数据表报告?

描述

数据表包含了在I/O焊盘上设计的定时特性,类似于.TWR文件中所报告的特性。

但是,数据表报告不是在VIVADO中生成的。报告概述报告。

我怎样才能生成它呢?

解决方案

在运行时默认不会生成数据表报告节报告概述.

要启用它,请遵循GUI中的这些步骤。

1。在一个开放的综合或实现的设计中,选择“工具-GT;时序和报告时间摘要”。
2。在“报告时间汇总”对话框中,检查“报表数据表”复选框。
三。可以通过在“高级”选项卡中的“文件输出”区域中指定路径和文件名来将结果写入文本文件。
您还可以在命令行上使用RePosiTimeGyPosiple或RePosixDeaGeTeT。
RePosiTimeGy摘要-数据表-文件& lt文件FielNo.gt;
报告数据表
如果要指定用于歪斜计算的参考端口,请在列表中指定用于-Group选项的第一个端口。
RePosixDeasHeTe-组[ GETXPORTION {RefPixDATA0DATA1 DATA2 DATA3}] -文件<fienyno.gt;< pre="">

请登录后发表评论

    没有回复内容