奥罗拉8B10B V83-在示例设计和用户指南之间重置极性信息不匹配-Xilinx-AMD社区-FPGA CPLD-ChipDebug

奥罗拉8B10B V83-在示例设计和用户指南之间重置极性信息不匹配

描述

在奥罗拉8B10B V83内核中,与重置极性和核心实现中的用户指南中提供的信息不匹配。这个答案记录有助于这个错配的细节和后续的建议。

解决方案

这个极光8B10B V83用户指南提到重置极性为低电平,但在核心的示例设计中,它被实现为活动高。此外,在核心接口级,复位极性是高电平。

因此,请确保复位输入到核心接口或示例性设计的极性为高电平。


修订历史

02 / 03 / 2014 -初始释放

请登录后发表评论

    没有回复内容