描述
该应答记录包含儿童回答记录，覆盖VIVADO仿真器的语言支持。在使用ViVADO仿真器的情况下，答案记录提供了这些问题的解释。答案记录还包含与已知问题和良好编码实践相关的信息。
注：本文是Xilinx仿真仿真中心的一部分。赛灵思答案58795利用Xilinx仿真求解中心来解决所有与仿真有关的问题。无论你是用VIVADO仿真器开始新的设计，还是用支持的第三方仿真器来解决问题，使用Xilinx仿真解决方案中心来引导你得到正确的信息。
解决方案
仿真语言选项
（赛灵思解答57127）VVADO仿真器-后综合和后实现时序仿真选项在我的VHDL VIVADO项目中被淘汰，如何运行VHDL时序仿真？
（赛灵思解答59598）VIVADO仿真器FAQ——如何用单语言仿真器仿真？
（赛灵思解答63996）ViVADO仿真流程——理解仿真器语言选项
VHDL语言
（赛灵思解答62678）VIVADO仿真器支持VHDL 2008吗？
（赛灵思解答56994）VIVADO仿真器支持“DRIVIGIN值VHDL系统任务”吗？
（赛灵思解答56237）Vivado Simulator（XSim）支持“驾驶属性”吗？
（赛灵思解答63982）Vivado Simulator（XSIM）——VHDL语言支持
Verilog
（赛灵思解答56236）VIVIOG仿真器（XSIM）中支持什么Verilog系统任务？
（赛灵思解答56992）ViVADO仿真器支持$DimpOF/$FUNPON系统任务吗？
（赛灵思解答63983）Vivado Simulator（XSIM）——Verilog语言支持
系统Verilog
（赛灵思解答59002）2014、X- Vivado Simulator（XSIM）-系统Verilog支持
（赛灵思答案63958（2015.1）VIVADO仿真器-打印格式说明符%P在关联数组上不起作用
混合语言仿真
（赛灵思答案64050VIVADO仿真器-使用混合语言仿真
（赛灵思解答57549）VVADO仿真器-“[VRFC 10-1089]近字符0；3个可见类型匹配”当直接实例化Verilog模块在VHDL
没有回复内容