为什么我不能在PAC Designer中查看仿真波形窗口?-Lattice-莱迪斯社区-FPGA CPLD-ChipDebug

为什么我不能在PAC Designer中查看仿真波形窗口?

首先,请确保您的设计被成功地编译和安装。然后检查项目路径/文件(.PAC)名称。PACDesigner软件中的命名约定不支持其路径名或文件名中的空格。这是因为PAC设计器与遗留工具集成在一起,并且这些工具不允许文件名中的空格。因此,请删除您的PAC项目中的任何空间,您应该能够看到模拟波形窗口。

请登录后发表评论

    没有回复内容