ViVADO-在VIVADO工具中有HDL源文件（实体/模块）的“生成实例化模板”选项吗？

描述

在ISE设计工具中，可以打开设计实用程序并查看HDL实例化模板。

它创建了一个.VHI文件（VHDL）或.VIIO（Verilog），其中包含了所选源的组件和实例化模板。

ViVADO设计套件中是否有类似的特性？

解决方案

ViVADO设计套件为复合文件（例如，.xCI，.bd和.xPS设计）源类型提供了一个“视图实例化模板”特性。

但是，它没有菜单选项来为用户创建的HDL源创建实例化模板。

在ViVADO 2014.1中，在VIVADO-TCL AppStury中添加了一个应用程序，帮助完成此任务。

在TCL AppStore（Tooer-＆Gt；Xilinx TCL商店）中安装Debug的应用程序，如果它以前没有安装过的话。

该模块应设置为顶层。

当阐述或综合时：

• 运行“xilinx::DealUTIL::WrreEx模板”来创建存根、模板或测试平台。
• 运行“Xilinx::DealUTIL::WrreEdType -用法”以获取使用信息。