VIVADO综合-松散时序约束导致LUTRAM而不是块RAM-Xilinx-AMD社区-FPGA CPLD-ChipDebug

VIVADO综合-松散时序约束导致LUTRAM而不是块RAM

描述

设置宽松的时序约束导致VIVADO综合选择LUTRAMs代替块RAM。

例如,设置假路径忽略读写时钟之间的定时,导致综合在块RAM上选择LUTRAM。

我如何解决这个问题?

解决方案

因为它是整个流程的早期阶段,时序和约束的综合视图不够精确,不能满足所有预期的时序驱动推理。

可以使用综合属性来改变综合行为。

为了解决这个问题,在需要被推断成块RAM的内存中指定HDL代码中的RAMMyType =“块”。

请登录后发表评论

    没有回复内容