描述
版本发现：V3.0
版本解析和其他已知问题见（赛灵思解答54648）
生成的OC.xDC在生成LogICORIP系列RAPIDIO GE2 V3.0内核时不正确，“共享逻辑是示例性设计”设置。XDC文件中的端口名与实际的端口名不同。
解决方案
这是一个已知的问题，只有当“共享逻辑是在示例设计”设置被选择，并且“生成综合设计检查点（.DCP）”选项在生成内核时被禁用。
这个问题将被固定在未来的核心发布。
为了解决这个问题，请根据下表修改端口名称。
| 原名 | 改为 |
|---|---|
| Log-LL语言 | 洛克尔克尔辛 |
| 叶蝉 | 叶蝉 |
| GTYLCK | 格特克尔钦 |
| GTYPCSYLCK | GTYPCSKL |
| 反驳 | 里夫克林 |
| 如果在XDC中有以下端口 | |
| DRPCLK | 德普克拉欣 |
| 当生产器件状态时，KinTeX -7或VyTeX-7或ZYNQ器件都是针对性的。 | |
| GT0Y-QPLLY-CLK | GT0X |
| GT0Y-QPLL | GT0Y-QPLLYOUT |
| 当目标器件是ARTIX-7 | |
| GT0L PLL0KLK | GT0L |
| GT0L锁相环 | GT0L |
| GT0L PLL1KLK | GT0L |
| GT0L锁相环 | GT0L |
修订历史
11/8/2013 -首次发布
没有回复内容