屏幕显示(OSD)V5.01. A,V6.0,V6.0(Rev)。1)和V6.0(Rev)。2)-每个层的全局alpha值的有效范围是什么?-Xilinx-AMD社区-FPGA CPLD-ChipDebug

屏幕显示(OSD)V5.01. A,V6.0,V6.0(Rev)。1)和V6.0(Rev)。2)-每个层的全局alpha值的有效范围是什么?

描述

每个层的全局alpha值的有效范围是什么?

解决方案

对于所有版本的视频屏幕显示(OSD),全局alpha值的全范围是:

  • 0 – 256(0x100)-8位-最大值为256为0%透明(100%不透明)
  • 1-1024(0x400)- 10位-最大值为1024是0%透明(100%不透明)
  • 1-4096(0x1000)- 12位-最大值为4096为0%透明(100%不透明)

视频屏幕显示(OSD)V5.01.A:
由于寄存器的大小,在GUI和通过AXI-4 Lite接口的工作范围被限制为(2 ^(数据宽度)- 1)。
因为完整的全局alpha范围是(2 ^数据宽度),所以核心层不能完全不透明度。它们可以设置的最大值是(2 ^数据宽度)/(2 ^(DATAWWITH-1)),尽管它不是完全不透明的,它接近于OSD V5.01. A中可能的0%透明(100%不透明)。

例如,如果输入比特宽度为8,则最大内部全局alpha值实际上为256(2 ^数据宽度),但可设置的最大值为255(2 ^(数据宽度)-1)。
每个数据宽度的最大全局alpha值为:

  • 8位-(2 ^(数据宽度)- 1)=256,最大不透明度为255/256。
  • 10比特-(2 ^(数据宽度)- 1)=4095,最大不透明度为1023/1024。
  • 12比特-(2 ^(数据宽度)- 1)=4095,最大不透明度为4095/4096。

视频屏幕显示(OSD)V6.0和V6.0(Rev)。1):
在视频屏幕显示(OSD)V6.0和V6.0(Rev)中。1),全局alpha值核心寄存器被更新以支持全范围(2 ^数据宽度),但是GUI仍然将此设置限制为(2 ^(数据宽度)-1)。

用户可以通过使用AXI4 Lite接口更新寄存器,使用在解决方案开始时列出的最大值(2 ^ DATAWAL宽度)来处理GUI限制。全局alpha值的范围,可以在视频屏幕显示V6.0产品指南(PG010)。

视频屏幕显示(ODS)V6.0(Rev)。2)及以后:
视频屏幕显示(OSD)V6.0(Rev)。2)并且更新了GUI以支持全局alpha值的完全可用范围。

关于LogICORIP视频屏幕显示注释和已知问题的详细列表,请参阅(赛灵思解答33257).
关于ViCiRoIP视频屏幕显示注释和ViVADO 2013.1和更新工具版本的已知问题的详细列表,请参阅(赛灵思解答54539).

请登录后发表评论

    没有回复内容