VIVADO仿真器支持增量编译吗?-Xilinx-AMD社区-FPGA CPLD-ChipDebug

VIVADO仿真器支持增量编译吗?

描述

当只对一个源文件进行修改时,整个设计被重新编译以进行仿真。

VIVADO仿真器支持增量编译吗?

解决方案

ViVADO的当前版本不支持增量编译。

这可能包含在ViVADO的未来版本中,但此时它没有被调度。

旧的UG900(VIVADO仿真)指南为XELB命令做了一个增量选项,但是这是不正确的,并且当前的UG900已经删除了这个选项。

请登录后发表评论

    没有回复内容