ZYQ-7000 SoC,14.6——当启动DDR ECC时,FSBL在启动期间挂起-Xilinx-AMD社区-FPGA CPLD-ChipDebug