描述
在VIVADO设计套件中，仿真库和模型已经从ISE改变。
如何在VIVADO工具中使用IUS（NCSIM）进行仿真？
解决方案
概述：
IUS（NCSIM）提供了两种引用Xilinx模型库的功能和门级仿真：预编译和动态的方法。
注：
Vivado库参考文献的方法已由ISE改变。
音符的变化是：
- UNISIM库现在包含了功能和时序仿真模型。
- 一个参数西律正时现在指示UNISIM模型是功能性的还是定时的。
- 在传统的器件功能和时序仿真组件模型中已经包含了一个重目标库。
- VIVADO仿真不需要XILIXXCORIELB。如果存在基于ISE的遗留IP，则可以包括它。
- AXI BFM是基于许可证的，并且需要一个单独的编译步骤，如果在该设计中得到许可和使用。
- VIVADO物理库目录路径从ISE位置改变（逻辑库是相同的）
有关更多信息，请参见VIVADO设计套件用户指南逻辑仿真（UG900）
Verilog函数仿真的动态库编译
使用IUS（NCSIM）的功能仿真命令
ILU-LoADPI $ XILIXXVIVADOD/IDSSYLIT/ISE /LIB／LIL64／LIXILILNCSIM。
X-YLIXX-VIVADOD/DATC/SECURIPIP/SeCURIPIOLL
X-YLIXX-VIVADOD/DATA／SECURIP/AXIXBFM/AXIX-BFMYLL
Y-Y-Y-X$ILIXX-VIVADO/DATA/Verilog／SRC/UNISIMS+LIbExt+.V.Y.Y.A.Y.Y.X.
Y-Y-Y-X$ILIXX-VIVADO/DATA/Verilog／SRC/UNIMACRO+LIBEX+V
Y-Y-Y-X$ILIXX-VIVADO/DATA/Verilog／SRC/ReTeals+LIbExt+.V.Y.A.Y.Y.A.
FuffersFieleList.F$Xilin xViVADO/DATAB/Verilog／SRC/GLBL.V
IUS（NCSIM）选项注解：
LooppI<文件& gt*：加载仿真许可证库（AXI BFM）
Y-ε：包含子目录
– f（x）包含文件列表
库笔记：
UnIsIs~（Ⅱ）：Xilinx本原函数模型
UnimaRoC.[{：大型图元的宏模型
ReaveTease[1]：面向旧体系结构的UNISIM/SIMPRIMM Real目标库
XILNXX-CORIELB（Ⅱ）：ISE遗留IP模型
列表：安全的IP组件列表
AXIIB BFMYCELL .列表{：可选加密的AXI BFM模型（需要许可证）
Cuffer-LoFielyList.f*：一个客户文件列表，约束要仿真的文件名
Verilog时序仿真的动态库编译
时序仿真是一个由三个步骤组成的过程：
- 生成仿真网表（TimeSIM .V生成）
- 将时序信息注释到网表（SDF文件生成）
- 利用IUS（NCSIM）分析、阐述和仿真时序网表和SDF
VIVADO中的定时网表/ SDF生成：
WrimeVeliLog-模式TimeSIM-SDFX文件<sdfx文件& g.sdf=”” <simnenetlist=”” &=”” g.v<=”” font=””>
WrdIsSDF <sdfx文件&< font=””>
时序仿真命令IUS（NCSIM）
Irun SDFX文件<sdfx文件>
XILIXX-VIVADO/DATA／Verilog／GLBL
γ-F $ XILIXX-VIVADO/DATA／SECURIP/SECURIPIPOLL。
S.测试夹具& G.V.lt；SimthNETLIST & G.
IUS（NCSIM）选项备注：
γ-y~（^）：包含库子目录
γ- f包括：文件列表
库笔记：
UnIsMiSixI: Xilinx原始功能/时序模型
没有回复内容