在非项目流中,LogICORIP显示端口V4.0、VIETEX-7 GTH DISPORIPT内核将不能正确综合。-Xilinx-AMD社区-FPGA CPLD-ChipDebug