2013.4 VIVADO时序——RePosiLi数据表中“源偏移到中心”的解释-Xilinx-AMD社区-FPGA CPLD-ChipDebug

2013.4 VIVADO时序——RePosiLi数据表中“源偏移到中心”的解释

描述

当我奔跑报告数据表在我的设计上,我不明白源偏移到中心是在总线上计算的。

解决方案

这个源偏移到中心数据眼的中心与数据捕获窗口的中心之间的差基于输入垫的最坏情况设置和保持时间。

计算源偏移到中心对于每一位:

  1. 定义窗口1,由输入垫的设置和保持窗口限定。例如,如果设置时间为2 ns,保持时间为1 ns,则在捕获时钟边沿从俘获时钟边缘到2 ns之前创建一个窗口,在该捕获时钟边缘期间,输入数据必须稳定地被捕获。这个窗口的中心将是0.5纳秒之前的捕获时钟边缘。
  2. 定义窗口2,由由A定义的窗口的补足限定-马克斯-最小输入延迟约束。例如,如果时钟周期为10 ns,则-分钟1 ns和A的输入延迟-马克斯2 ns的输入延迟,这就在捕获时钟边缘到捕获时钟边缘之后的1 ns之前从8 ns(10 ns – 2 ns)创建窗口。这个窗口的中心将是3.5纳秒之前的捕获时钟边缘。

这个源偏移到中心然后通过从窗口2中减去窗口α1来计算。

在上面的例子中,它将是3.5 ns – 0.5 ns=3 ns。理想源偏移到中心将是0纳秒,这可能是有益的,以添加额外的3纳秒延迟输入.

请登录后发表评论

    没有回复内容