ViVADO综合——如何加快综合过程中的XDC约束处理?-Xilinx-AMD社区-FPGA CPLD-ChipDebug

ViVADO综合——如何加快综合过程中的XDC约束处理?

描述

约束处理可以在综合过程中花费大量的时间。如何避免这些较长的运行时间?

解决方案

当您使用VIVADO综合综合设计时,可能会出现由于约束验证阶段运行时间较长的情况。通常,这是由于在约束文件中存在与StIxMax延迟约束相关的对象中的通配符(*)的扩展。

为了避免这个问题,使用单独的约束文件进行综合和实现,并将后端约束移到实现约束文件。这将有助于区分综合和后端约束,并且还减少了在约束验证阶段中的综合较长的运行时间。此外,减少通配符*字符可以匹配的对象的数量也可以加快XDC约束处理,从而减少较长的运行时间。

请登录后发表评论

    没有回复内容