LogiLogDePalPosiv3.2-仿真错误-当目标为ARTX-7时测试失败-Xilinx-AMD社区-FPGA CPLD-ChipDebug

LogiLogDePalPosiv3.2-仿真错误-当目标为ARTX-7时测试失败

描述

在使用ISDE设计套件14.6针对ARTYX-7器件生成的DesPrPultV3.2运行仿真时,可以用最新的GT模型来观察仿真故障。

例如:

第130行:[iFi]测试失败了!

解决方案

DISPrPosiv3.2不包括用于ARTIX-7器件的GT重置序列逻辑(GTPG-GrxxReStEySeq模块)的软修复;

这已经在核心的V4.0中被更新。

对于ARTIX-7器件,建议使用显示端口V4.0 Rev1或更高版本,可在ViVADO发布2013.2或更晚版本中使用,因为GT的DRP监视器的改变。

请看(赛灵思解答33258)详细列出了LogICOL IP显示端口发布说明和已知问题。

修订历史:
5/28/2013 -首次发布

请登录后发表评论

    没有回复内容