RXAUI V3.0 Verilog——使用TXPRBSKerrerr输入导致Verilog中连接到GT1需要纠正-Xilinx-AMD社区-FPGA CPLD-ChipDebug

评分

RXAUI V3.0 Verilog——使用TXPRBSKerrerr输入导致Verilog中连接到GT1需要纠正

等级-LV2-ChipDebug

6年前发布

150

描述

对于VIVADO 2013.1中的RXAUI V3.0，当使用由GTI控制总线驱动的TXPRBSFrererr时，需要在Verilog中对GT1的连接进行校正。

如果使用VHDL或如果不使用GTI控制输入，则不需要任何动作。

解决方案

修正RXAUIIACOREYNAMEYA块中GT1的连接。V更改以下行：

从

γ.TXPRBSfReleRexinα，α，β，

到

γ.TXPRBSfReleRexinα，γ，（GT1X-TXPRBS.R.）

FPGA FPGA-CPLD IP xilinx 赛灵思

评分

欢迎为Ta评分