2015.3包装/时间-我如何计算包飞行时间为我的器件使用VIVADO?-Xilinx-AMD社区-FPGA CPLD-ChipDebug

2015.3包装/时间-我如何计算包飞行时间为我的器件使用VIVADO?

描述

如何计算使用VIVADO的器件的包延迟/包飞行时间?

解决方案

我们不给出跟踪长度数据,而是给出时间延迟,因为它是估计真正的包延迟的最准确的方法。

1)打开VIVADO中的任何设计,RTL,NETLIST或实现。然后选择导出和G/I端口/GT;CSV。

您将看到所有的最小和最大封装延迟为每个引脚。

MI/MAX迹线延迟也显示在两个单独列内的每个封装引脚的封装引脚窗口中。

类似地,您可以选择文件& GT;导出I/O端口以获得包含延迟的CSV类型电子表格。

2)如果没有项目,您可以使用以下TCL命令:

Link设计-零件<
FrimeEngEngt;

例如:

Link设计(XC7K410TFFG900-2)
写入时间
请登录后发表评论

    没有回复内容