要实现一个 14.05MHz输入通过PLL生成 14.05*16的时钟，PLL用一个可以实现吗？-FPGA常见问题社区-FPGA CPLD-ChipDebug
请登录后发表评论

    回复2
    只看作者
    最新最热
    • ii1397的头像-ChipDebugii1397徽章-人气大使-ChipDebug等级-LV2-ChipDebug0

      我在想你从哪里能搞到14.05MHz的晶振？莫非是其它芯片输出？

      7年前
    • yinhk的头像-ChipDebugyinhk等级-LV1-ChipDebug0

      当然可以。。。。不过我感你并没清楚描述你的问题，这种提问可能会被删除！

      7年前
搜索
开启精彩搜索
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
热门帖子

在手机上浏览此页面