14、X时序分析器-在周期约束下查看完整时钟路径-Xilinx-AMD社区-FPGA CPLD-ChipDebug

14、X时序分析器-在周期约束下查看完整时钟路径

描述

在周期分析中,我们可以看到时钟歪斜的报告。在ISE中是否有任何开关或设置在周期分析中报告完整的时钟路径,比如偏移分析?

解决方案

方法如下所示。步骤对应于图像中的数字。这里使用的是秒表示例设计,可以在以下中找到:

文件-gt;打开示例
(1)双击看起来像秒表的图标,如下所示。这将实现您的设计并运行静态时序。
(2)现在选择TWX标签。
(3)当选中此选项卡时,将看到顶部工具栏中出现的时间。单击“计时”,然后选择“运行分析”。
(4)将字段的分析更改为用户定义的端点
(5)选择端点并命名分析。
Untitled.png
请登录后发表评论

    没有回复内容