LogICOR XAUI V1.1 0 – Vivado -临界警告-无路径匹配DRP路径错误路径约束-Xilinx-AMD社区-FPGA CPLD-ChipDebug

LogICOR XAUI V1.1 0 – Vivado -临界警告-无路径匹配DRP路径错误路径约束

描述

当使用XAUI V1.1内核时,使用以下变量:

-10或20G的ARTIX-7器件
使用GTH收发器的VITEX-7器件10G速率

可以看到如下关键警告:

[ViVADO-12180]没有匹配的“GETSy-细胞-分层-过滤器{Name=~*/GtY-WrAPPrPuriI/GT0O-CIEEGGTWRAPPPERII/GTrxReSeTeSeqII/DrpPopOpOnEnEyReG}。[慢性阻塞性肺病e
eSycS/StrusS1/1/IP/核心名称综合器/核心名称XDC:(17)

解决方案

为了适当地约束这些路径,路径中的“核心”一词应该用X/AuthsIs1/IP/生成的XAUI核心的组件名来替换。核心名称/综合器/核心名称XDC

这个文件是只读的,但是可以在VIVADO GUI之外编辑。

在下面的约束中,“核心”应该用下面的核心名称来代替:

StIyFaleSePixto-到[ GETHiel-Cys-层次-过滤器] {Name=~*/GT0}核心名称A.GtY-RAPPPERII/GTrxReSeTeSeqII/GrxReSeTeSysRe}
StIyFalsEYPATION-[ GETHEYCELL -分层-过滤器] {Name=~*/GTYRAPPPERII/GT0}核心名称G.TyrRAPPPERII/GTrxReSeTeSeqII/DrpopopyOnEnEyReG}
StIyFalsEYPATION-[ GETHOLL单元格-分层-过滤器] {Name=~*/GTYRAPPPERII/GT1YC矿石名称G.TyrRAPPPERII/GTrxReSeTeSeqII/DrpopopyOnEnEyReG}
StIyFalsEYPATION-[ GETHEYCELL -分层-过滤器] {Name=~*/GTYRAPPPERII/GT2}核心名称G.TyrRAPPPERII/GTrxReSeTeSeqII/DrpopopyOnEnEyReG}
StIyFalsEYPATION-[ GETHEYCELL -分层-过滤器] {Name=~*/GTYRAPPPERII/GT3}核心名称G.TyrRAPPPERII/GTrxReSeTeSeqII/DrpopopyOnEnEyReG}

还可以将这些约束添加到设计顶层以约束路径,但如果未编辑核心特定XDC,则仍会报告关键警告。

请登录后发表评论

    没有回复内容