ViVADO综合——在早期开发周期中,如何避免更长的约束验证时间?-Xilinx-AMD社区-FPGA CPLD-ChipDebug

ViVADO综合——在早期开发周期中,如何避免更长的约束验证时间?

描述

在早期开发周期中,如何避免更长的约束验证时间?

解决方案

ViVADO流程在调用综合时默认约束验证。在综合阶段,约束验证时间可能较长。Xilinx建议用户在早期RTL开发和清理阶段不提供XDC约束。这些可以在稍后执行执行的时序关闭时被包括。

工作正在进行中,以在将来的版本中永久地减少长约束验证时间。

请登录后发表评论

    没有回复内容