VIVADO综合设计助手-帮助综合HDL属性支持-Xilinx-AMD社区-FPGA CPLD-ChipDebug

VIVADO综合设计助手-帮助综合HDL属性支持

描述

该应答记录包含覆盖由VHDO综合通过HDL支持的综合属性的子答案记录。

这些ARS提供了支持综合HDL属性的编码示例。AR还包含与已知问题和良好编码实践相关的信息。

注释这个应答记录是VIVADO综合的Xilinx解决方案中心的一部分。(赛灵思解答55265)可用于解决VIVADO综合的所有问题。

无论你是开始一个新的设计还是解决问题,使用VIVADO综合的解决方案中心来引导你得到正确的信息。

解决方案

属性ARS包含以下子AR,覆盖了各种综合HDL属性支持。

(赛灵思解答54699)ViVADO综合的设计助手-帮助综合HDL属性支持-DONTTHouToul,Full Sype,GATED时钟,SeReGig提取物。
(赛灵思解答53887)ViVADO综合的设计助手-帮助综合HDL属性支持- BrimyBox,IOIB BuffelyType,CcLogyBuffelyType,Max SfutOut.
(赛灵思解答54357)VIVADO综合的设计助手-帮助综合HDL属性支持-并行案例,TraseLeXOF/TraseLeTon on,AuthyDSP48
(赛灵思解答54778)ViVADO综合的设计助手-帮助综合HDL属性支持-保持,KeePiple层次结构,RAMMY风格,RoMyType
(赛灵思解答60799)VIVADO综合的设计助手-帮助综合HDL属性支持-FSMY编码,FSMYSturyStand,SrLySype

注释属性成功可以通过以下方法来验证:
  • 使用“WrimeVeliGOG”、“WraveVHDL”命令查看综合网表。
  • 打开综合网表设计示意查看器。
  • 在TCL控制台上使用“GETX属性”命令如下:

    GETHialPix&Lt:PrimyTyNo.Gt;[GETY&LT;Apple AbablyEngult&Gt;<elnengstimesnisno.gt];<br>
    例如,GETION属性BLASK BOX

请登录后发表评论

    没有回复内容