LogICORIP系列RAPIDIO GE2核心V2.0设计可能无法满足核心配置的时序-Xilinx-AMD社区-FPGA CPLD-ChipDebug