VIVADO IP积分器-在块设计（BD）的顶层上未连接的接口端口不写入生成的HDL（.v，VHD）文件。

描述

我希望有一个选项，让我的BD接口端口没有连接，这取决于我正在实施的设计的阶段或版本。

我希望这个未连接的接口端口被写入生成的HDL，这样当我改变BD的版本时，不必改变BD实例化的包装器和顶级HDL（例如BD的另一个版本将使用这些接口端口）。

IP积分器允许我用未连接的接口端口验证BD，但是，在生成的HDL中，接口不被扩展以给出映射到接口的所有端口，除非BD的实例化发生改变，否则综合将失败。

是否有一种方法可以在BD中创建一个“哑”接口端口或者连接到接口端口的一个标签，这样它将自动扩展到所需的映射端口。

解决方案

不，问题是，HDL（VHDL或Verilog）中没有接口概念。包装器实际上映射了接口的引脚。该信息是由IP在生成期间提供的。

如果没有连接到接口端口的IP，则无法获得所需的信息，IP积分器不知道应该用什么引脚来连接。

如果有单独的引脚（I/O端口），则可以在块设计中使它们不连接，并且它们将正确地写入包装器中。

一种可能的选择是扩展IP上的接口，将接口的引脚连接到I/O端口（或使它们为外部），删除IP，然后写入包装器。

这将写入引脚，但带走的优势，使用一个AXI端口的连接。