LogICOR.H.264/H.265视频编解码器单元(VCU)V1.1——为什么在VCuxEnCyCLK和VCuxAXIXEnCYCK寄存器中报告的时钟频率固定在0MHz?-Xilinx-AMD社区-FPGA CPLD-ChipDebug

LogICOR.H.264/H.265视频编解码器单元(VCU)V1.1——为什么在VCuxEnCyCLK和VCuxAXIXEnCYCK寄存器中报告的时钟频率固定在0MHz?

描述

为什么时钟频率在VCuxEnCyCLK和VCuxAXIXEnCYCLK寄存器中固定在0MHz?

解决方案

这是一个已知的问题与LogICOR H.264/H.265视频编解码器单元(VCU)V1.1,这将被固定在未来的版本。

它对VCU性能没有任何不利影响。

目前还没有围绕这个问题的工作。

请登录后发表评论

    没有回复内容