2018.1 ZYNQUltraScale+MPSOC VCU -为什么VCU MCU在使用多个流和低延迟模式时抛出异常?-Xilinx-AMD社区-FPGA CPLD-ChipDebug

2018.1 ZYNQUltraScale+MPSOC VCU -为什么VCU MCU在使用多个流和低延迟模式时抛出异常?

描述

为什么VCU MCU在使用多个流和低延迟模式时抛出异常?

解决方案

对于多个流,不支持低延迟模式。

在未来版本中,将支持多个流的低延迟模式。

当使用多个流时,建议用户使用正常等待时间或减少延迟模式,直到添加低延迟模式支持。

请登录后发表评论

    没有回复内容