DISPACK TX/RX子系统-为什么我看到子系统AXI4接口像素打包和AUX4接口像素映射定义在UG934中的区别?-Xilinx-AMD社区-FPGA CPLD-ChipDebug

DISPACK TX/RX子系统-为什么我看到子系统AXI4接口像素打包和AUX4接口像素映射定义在UG934中的区别?

描述

DISPrPultRX/TX子系统的AXI4流像素映射实现与YUV422和Y仅在(UG934)中的AXI4流像素映射定义不同。

如何将DePrPultRx/TX子系统连接到其他Xilinx视频IPS,这些视频IPS与AXI4流像素映射定义(UG934)中的视频对齐?

解决方案

这是DePrPultTX/RX子系统的已知限制。

DePielPoT 1.4 RX/TX子系统的未来版本将具有更新的AXI4接口像素映射,该映射与AXI4流像素映射(UG934)中的视频对齐。

DISPrPART(1.2)RX/TX子系统要求用户为数据做一个桥梁。

对于新的设计,我们建议使用DISPrPult 1.4 RX/TX子系统。

请登录后发表评论

    没有回复内容