在所有ISE版本和VIVADO 2017.2和早期版本中对ZYQ-7000 SoC RSvDGND引脚和PL StutuPE2原始需求的设计咨询-Xilinx-AMD社区-FPGA CPLD-ChipDebug

在所有ISE版本和VIVADO 2017.2和早期版本中对ZYQ-7000 SoC RSvDGND引脚和PL StutuPE2原始需求的设计咨询

描述

设计咨询涵盖ZYQ-7000 SoC RSvDGND引脚。

此引脚仅保留用于Xilinx测试,Xilinx建议将PIN保持未连接。

默认情况下,RSDSGND PIN是一个输入。然而,当在PL设计中实例化Stuttup2原语时,StutuPE2.UrcCKLTs端口设置可以重写PIN控件,并使RSvDGND引脚驱动给定的Stutup2.2.UrcCrCo值。

因此,当ZYQ-7000 SOC PL设计使用StutuPE2原语时,StutuPE2.UrcCKLTS端口必须绑定到1,并且StutuPE2.2.UrcCrCo端口必须绑定到0。

VIVADO 2017.3和以后的工具包括检查使用StutuPE2原语的DRC,并且如果使用它,也检查URCCKTs和URCCLKO端口是否连接到所需的安全值。

解决方案

使用ISE或VIVADO设计工具2017.2版或更早版本的所有版本构建的ZYQ-7000 SOC PL设计应该被检查以使用StutuPE2原语。

如果使用它,也检查StutuPe2.2.UrcCKTs=1或StutuPe2.2.UrcCrCo=0,如下图所示:

图片[1]-在所有ISE版本和VIVADO 2017.2和早期版本中对ZYQ-7000 SoC RSvDGND引脚和PL StutuPE2原始需求的设计咨询-Xilinx-AMD社区-FPGA CPLD-ChipDebug

由RePurtUpUpand命令生成的VIVADO使用报告(*UptualTy.RPT)文件指示StutuPE2原语的使用(或不)。

显示StutuPE2利用率的报表的一个示例如下:

+——————————————————+
β的位置类型:固定的可用的UTIL %
+——————————————————+
β…(…)
星2(0)×0×1×0
+——————————————————+

利用0%意味着不使用StutuPE2。利用100%意味着使用StutuPE2。

建议:

如果ZYQ-7000 SOC PL设计受实例化的StutuPE2原语不正确的端口设置影响,那么设计应该用上面指定的所需安全STARTUPE2端口设置来更新。

对受影响的设计的影响:

如果ZYQ-7000 SOC PL设计受实例化的StutuPE2基元的端口设置不当影响,则RSDSGND引脚可能被损坏。

如果发生损坏,那么大多数情况下不会对器件操作造成影响,因为在正常操作期间不使用RSVDGND管脚。

请登录后发表评论

    没有回复内容