Vivado:SDF和STA之间的定时号码不匹配?-Xilinx-AMD社区-FPGA CPLD-ChipDebug