DISPLANPORT RX子系统- 7系列:CPLL必须在不使用时关机-Xilinx-AMD社区-FPGA CPLD-ChipDebug

DISPLANPORT RX子系统- 7系列:CPLL必须在不使用时关机

描述

在某些系统中,当没有可用的参考时钟时,CPLL可以由于高电流需要而进入未知状态。

CPLL将需要停电并重新启动,以恢复正常运行。

高电流需要的一个原因是CPLL可以在没有参考时钟的情况下达到最大频率。

由于DISPrPult RX子系统需要使用来自DP159的生成时钟,因此将有一段时间,因为CPLL的参考时钟不会由于拔插事件而存在。

解决方案

该解决方案是当CPLL不使用时掉电,一旦有稳定的参考时钟就将其恢复供电。

CPLL需要在停电事件发生时被关掉,并且在训练状态下加电,当稳定的参考时钟可用时。

下面是应用软件所需的步骤,以XXAP1271为例:

在拔出中断处理程序函数的顶部,DPRXyBuffthDeLangDeLeLuPug()通过添加以下线路降低CPLL的功率。

//下电锁相环

XVPHYLL PrimeDeLGTPLL(0),XvPHier-Chhanel-Idl Chana,(真));

/在复位中保持GTS

XVPHIORE RESETGTPLL(VP),0,XvPHier-Chhanel-Idl CHa,XvPHier-DryRrx,(真));

在PLL复位中断功能的顶部,中断程序为CPLL供电:

/CPLL上电

XVPHYLL PrimeDeLGTPLL(0),XvPHier-Chhanel-IdjCHA,(FALSE);

请登录后发表评论

    没有回复内容